求人情報詳細
NEW Rapidus株式会社 Digital Chip Design Engineer /Standard Cell Development & DTCO
正社員
1000万円
海外勤務あり
| 仕事内容 | 募集要項 Rapidus is a leading innovator in cutting-edge digital chip design. We are looking for a talented and experienced Digital Chip Design Engineer to join our team, focusing on Standard Cell Development and Design Technology Co-Optimization (DTCO). In this role, you will be instrumental in enabling high-performance and low-power digital chips for our next-generation products, by driving the convergence of library design and process technology. You will have the opportunity to work with state-of-the-art technology in a global environment, actively contributing to our advanced product development. Key Responsibilities: - Design, evaluate, and optimize standard cell libraries for advanced technology nodes. - Plan and execute DTCO (Design Technology Co-Optimization) activities, strengthening the collaboration between circuit design and process technology to achieve optimal PPA (Power, Performance, Area) targets. - Develop and improve custom layout, characterization, and verification flows. - Design with a keen understanding of design rules, process variations, and reliability requirements. - Collaborate closely with design teams, process and device development teams, and EDA teams. - Evaluate and introduce new design methodologies and tools to meet PPA goals. - Engage in technical discussions and collaborations with IP vendors and EDA venders. - Document and maintain design data. |
||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 経験・資格 |
※求人情報の応募要件全てに該当しなくても、企業様に対して内々に打診したり相談することが可能な場合もございます。一つでも当てはまる方は前向きにご検討下さい。
●Required Skills&Experience- Bachelor's degree or higher in Electrical Engineering, Electronics Engineering, Physics, or a related field. - hands-on experience in digital IC design, specifically in custom cell, standard cell, or memory design. - Proven design experience with advanced CMOS technology nodes (e.g., 7nm, 5nm, 3nm). - In-depth knowledge and experience in standard cell library characterization and verification. - Strong understanding of PDK (Process Design Kit) and design rules. - Proficiency with EDA tools such as Cadence Virtuoso, Synopsys Custom Compiler, HSPICE, Spectre, PrimeTime, and Liberate - Understanding of DTCO concepts and a strong willingness to contribute to related activities. - Experience with scripting languages for automation (e.g., Python, Perl, Tcl). - Excellent analytical and problem-solving skills. - Business-level English proficiency, capable of technical discussions with international engineers. - English communication skills. ●Preferred Skills&Experience - Practical experience or significant contributions to DTCO activities. - Design experience with FinFET or GAAFET technologies. - Knowledge of physical design (floor planning, place&route). - Understanding of reliability issues (IR drop, EM, ESD, etc.). - Experience applying machine learning or AI to design optimization. - Team management or project leadership experience. ●Desired Personality Traits - Highly motivated to continuously learn new technologies and trends. - Ability to approach and solve complex technical challenges logically. - Strong team player who can collaborate effectively with team members from diverse backgrounds to achieve common goals. - Detail-oriented with a commitment to delivering high-quality results. - Highly responsible and able to drive tasks autonomously. ※更なる詳細事項は、カウンセリング（面談）時にお伝えします。 |
||||||||||||||
| 想定年収 | 400 万円 ～ 1200 万円 | ||||||||||||||
| 勤務地 |
勤務地：Albany, New York, Santa Clara, California, Tokyo, Japan, or Chitose, Japan
【受動喫煙対策の有無：有】
屋内完全禁煙により受動喫煙対策を実施 |
||||||||||||||
| 福利厚生・待遇 | ●待遇・手当 ・通勤手当 ・残業手当 ●各種制度 研修制度（新入社員集合研修、配属先OJT研修、階層別研修…等） |
||||||||||||||
| 勤務条件 |
|
||||||||||||||
| 企業データ |
|
||||||||||||||
| 取材班による独自解説 | 日本の半導体産業の復権を目的として、業界の専門家集団により2022年に設立された新進気鋭の半導体企業である。キオクシアやソニーグループをはじめとする国内主要8社からの出資や政府関係機関の手厚い協力を背景に、日本の経済成長と安全保障を左右する国家レベルの巨大プロジェクトを推進している。ラテン語で「迅速（rapid）」を意味する社名の通り、圧倒的なスピード感で事業を展開している。 技術面では米IBMや仏IMECといった世界最高峰の研究機関・企業と戦略的パートナーシップを締結し、2nm世代の最先端ロジック半導体の量産を目指す。製造拠点である北海道千歳市の「IIM（Innovative Integration and Manufacturing）」では、2025年4月にパイロットライン（試作ライン）の稼働を開始した。現在は2027年の量産ライン立ち上げに向け、クリーンルームへの装置導入や技術検証、設計支援基盤（PDK）の提供などが順調に進行している。 最先端半導体はAI、自動運転、次世代通信（6G）といった未来社会のインフラを支える中核技術であり、国内外から注目を集める。国からの手厚い支援や産学官連携の強力な後押しを背景に、国内外からトップクラスのエンジニアが集結している。国家レベルの巨大プロジェクトでありながら、社内はベンチャー特有の機動性とダイナミズムに満ちている。 | ||||||||||||||
| Recruiting No. | 01009092000092 |
関連する業種から探す
エリートネットワークのおすすめの『転職体験記』
-
- 応用物理学専攻の工学博士39歳。モノづくりの課題を人と組織の視点から解決したいと、総合化学グループ部品メーカーの開発職から財閥系シンクタンクの技術コンサルタントへ
- 前職
- 【東証プライム上場 総合化学グループ 部品メーカー】
製品設計開発部（開発リーダー経験あり）
- 現職
- 【東証プライム上場 財閥系 有名シンクタンク】
技術コンサルタント（先端技術調査・分析）
転職体験記を読む -
- カリフォルニア工科大学の未就労でR&D職へ
- 前職
- 未就労（第三新卒）
- 現職
- 一部上場 機械・精密部品メーカー 研究開発部門 技術開発職
転職体験記を読む
米IBM等と連携し、北海道千歳市の拠点にて2025年4月より試作ラインを稼働中。2027年の2nm最先端半導体の量産に向け開発を加速させている。
（※）キオクシア(株)、ソニーグループ(株)、ソフトバンク(株)、(株)デンソー、トヨタ自動車(株)、日本電気(株)、日本電信電話(株)、(株)三菱UFJ銀行